[Paper] 硬件‑工作负载联合协同优化用于内存计算加速器

Source: arXiv - 2603.03880v1

概述

本文提出了一种用于内存计算（IMC）加速器的 硬件‑工作负载联合协同优化框架，能够在同一芯片上高效运行 多个 神经网络模型。通过突破单工作负载设计的限制，作者展示了单一、更通用的 IMC 平台能够在多样化的 AI 工作负载中实现接近最优的能耗、速度和面积性能。

关键贡献

• 跨工作负载协同设计方法论，同时优化硬件参数和神经网络映射策略。
• 基于进化算法的优化器，专门用于捕捉能耗、延迟和硅面积（EDAP）之间的权衡。
• 统一框架，适用于RRAM和SRAM两种基于IMC的芯片阵列，展示硬件无关的灵活性。
• 实证验证，在4工作负载（小规模）和9工作负载（大规模）基准套件上进行，较工作负载特定基线实现最高 76 %（小规模）和 95 %（大规模）EDAP reduction。
• 开源发布 整个优化堆栈，支持可复现性和社区扩展。

方法论

1. 设计空间定义 – 作者列举了可配置的硬件旋钮（例如阵列大小、外围电路、精度、外围 ADC/DAC 分辨率）以及工作负载映射选择（层切片、数据量化、稀疏性利用）。
2. 多目标进化搜索 – 采用改进的 NSGA‑II 算法评估候选硬件‑工作负载对，针对三个目标：能耗、延迟和面积。适应度函数将它们聚合为能量‑延迟‑面积乘积（EDAP）。
3. 跨工作负载适应度聚合 – 与仅针对单一模型优化不同，算法在所有目标工作负载上计算加权 EDAP，迫使搜索倾向于在平均表现良好的设计，同时仍满足最坏情况约束。
4. 硬件感知仿真循环 – 每个候选方案都会送入快速的周期精确 IMC 仿真器（支持 RRAM 与 SRAM 交叉阵列），估算功耗、时序和布局面积，并将结果反馈到进化循环中。
5. 帕累托前沿提取与选择 – 检查最终的帕累托前沿，并选取在综合 EDAP 最低的设计作为“通用”加速器。

结果与发现

• 跨技术的鲁棒性 – RRAM 和 SRAM 实现均表现出相似的相对增益，确认该方法不依赖于特定的存储技术。
• 面积节省 – 优化后的设计通常需要更少的外围 ADC/DAC，因为算法学会在不同工作负载之间平衡精度需求。
• 延迟权衡 – 虽然某些工作负载的延迟略有增加（≈ 5‑10 %），但整体 EDAP 的提升抵消了这些惩罚。
• 可扩展性 – 将更多工作负载加入优化集合继续提升通用设计的效率，表明只有在达到一定多样性阈值后才出现收益递减。

实际影响

• 单芯片多模型部署 – 设备制造商可以提供单个 IMC 加速器，服务于边缘 AI 设备（例如智能摄像头、物联网传感器），运行多个模型组合，而无需为每个应用定制硅片。
• 降低 NRE 成本 – 通过避免为每个模型单独设计 ASIC，企业可以降低一次性工程费用并加快上市时间。
• 能源受限的边缘 – 显著的 EDAP 降低直接转化为可穿戴设备和远程传感器的更长电池寿命，这些设备依赖于内存 AI 推理。
• 设计自动化集成 – 开源框架可以嵌入现有的 EDA 流程，使硬件团队能够在产品开发周期的早期与软件工程师共同优化。
• 技术无关的可移植性 – 由于该方法同时适用于新兴的 RRAM 和成熟的 SRAM 交叉阵列，它能够使设计在面对存储技术路线图的变化时具备前瞻性。

限制与未来工作

• 仿真保真度 – 本研究依赖于分析功耗/面积模型；实际硅片测量可能揭示未捕获的额外寄生效应。
• 工作负载多样性 – 基准测试聚焦于卷积神经网络；扩展到 transformer、图神经网络或脉冲模型可能需要新的硬件调节参数。
• 动态重构 – 当前框架产生静态硬件配置；探索运行时自适应交叉开关尺寸或精度缩放可能进一步缩小与工作负载特定设计的差距。
• 制造变异性 – 新兴 RRAM 器件的工艺变动可能影响良率；将统计鲁棒性纳入优化器是一个有前景的下一步。

总体而言，这项研究提供了一条构建多功能、高性能 IMC 加速器的具体路径，以满足多模型 AI 部署的真实世界需求。

作者

• Olga Krestinskaya
• Mohammed E. Fouda
• Ahmed Eltawil
• Khaled N. Salama

论文信息

• arXiv ID: 2603.03880v1
• 分类: cs.AR, cs.AI, cs.ET, cs.NE, eess.SY
• 出版时间: 2026年3月4日
• PDF: 下载 PDF