[논문] 차분 가능한 대리 모델을 이용한 사전 레이아웃 신호 무결성 설계 공간 탐색을 위한 암시적 신경 최적화
개요
고속 신호 무결성(SI) 분석을 위한 사전 레이아웃 설계 공간 탐색(DSE)은 현대 전자 설계 자동화(EDA) 워크플로우에서 시뮬레이션 비용과 반복 최적화 알고리즘에 의해 종종 제한됩니다. 머신러닝 대리 모델이 시뮬레이션 단계를 가속화하지만, 설계 최적화는 여전히 반복적인 블랙박스 탐색 방법을 사용해야 합니다. 이러한 반복적 특성은 확장성이 낮아 다중 코너 스윕을 수행할 경우 계산 비용이 크게 증가합니다. 이를 해결하기 위해 본 논문은 사전 레이아웃 SI 설계를 위한 **Amortized Neural Optimization (ANO)**을 제안합니다. ANO는 완전 미분 가능한 신경망 대리 모델을 활용해 반복적인 블랙박스 추론을 완전히 제거합니다. ANO는 대리 모델에서 분석적 그래디언트를 추출해 전역 최적화 정책을 학습합니다. 추론 단계에서 최적화 문제를 반복적으로 푸는 대신, 최적화 과정을 오프라인에서 학습하여 비용을 상쇄(amortize)합니다. ANO 정책이 학습되면, 다양한 채널 컨텍스트를 단일 결정적 포워드 패스로 거의 최적에 가까운 설계 파라미터로 직접 매핑합니다. ANO 프레임워크의 효율성과 정확성은 DDR5 결정 피드백 이퀄라이제이션(DFE), 9차원 SerDes Tx/Rx 공동 이퀄라이제이션, DDR3 DQS 차동 페어 라우팅(쌍내 스키우 제약 하에서 아이 다이어그램 메트릭 최적화) 등 세 가지 복잡한 SI 설계 시나리오를 통해 입증되었습니다. 인스턴스별 블랙박스 알고리즘에 비해 최적성에서 약 10% 정도의 손해를 감수하는 대신, 3~4 자릿수의 속도 향상을 달성합니다. 320,000 인스턴스로 구성된 대규모 다중 코너 SerDes 스윕 최적화에서는, ANO가 반복 탐색 알고리즘으로는 며칠이 걸릴 작업을 밀리초 단위로 완료되는 단일 배치 포워드 패스로 압축합니다. 이는 계산 비용이 높은 SI 최적화를 실시간 및 인터랙티브한 사전 레이아웃 DSE로 전환합니다.
주요 기여
본 논문은 다음 분야의 연구를 제시합니다:
- eess.SP
- cs.CE
- cs.LG
방법론
자세한 방법론은 전체 논문을 참고하십시오.
실용적 함의
본 연구는 eess.SP 분야의 발전에 기여합니다.
저자
- Julian Withöft
- Werner John
- Emre Ecik
- Ralf Brüning
- Jürgen Götze
논문 정보
- arXiv ID: 2606.07463v1
- 분류: eess.SP, cs.CE, cs.LG
- 발표일: 2026년 6월 5일
- PDF: Download PDF