DFT：开源芯片设计中的关键缺口

Source: Dev.to

阻碍 Tapeout 的鸿沟

当我们接近 Tapeout 时，残酷的现实浮现。
我们的 RTL 已经完成验证。
但这并不能让你得到一块可测试的芯片。

没人提及的问题

生成版图并不等同于生产可测试的硅片。
制造完成后，真实芯片必须：

• 检测制造缺陷
• 测量故障覆盖率
• 加载测试仪准备好的模式
• 诊断失效

如果缺少合适的 DFT 基础设施：

• 内部状态元件不可访问
• 故障覆盖率无法量化
• 自动测试设备 (ATE) 无法验证芯片
• 良率分析只能靠猜测

你可以制造出芯片，但无法自信地证明它能够正常工作。

为什么这是一种结构性缺口——而非表面问题

DFT 常被误解为“只要加个 JTAG”。
在量产硅片中，它涉及：

• 结构化扫描集成
• 故障建模与仿真
• 自动测试向量生成 (ATPG)
• 覆盖率测量
• 与测试仪兼容的向量导出
• 内建自测策略

现有的 RTL‑to‑GDSII 开源堆栈尚未提供生产级别的解决方案，这一缺口在接近 Tapeout 时会变得异常明显。

WIOWIZ 在实践中发现的事实

在构建实用的开源硅流时，WIOWIZ 遇到了一个关键真相：缺失的层并不是综合，而是可测试性。某些故障覆盖上限、建模不一致以及结构限制只有在推动到制造级验证时才会显现。这些问题在仿真演示中根本看不见；只有当硅片已经制造出来时才会暴露。

包括为何覆盖率会出现平台期以及实际如何解决的详细工程观察，已在权威文章中阐述：
👉 DFT: The Crucial Gap in Open‑Source Chip Design

对开源硅的更大疑问

开源硬件正快速发展，但除非生态系统解决以下问题：

• 如何可靠地插入可扩展的扫描
• 如何正确地建模故障
• 如何测量有意义的覆盖率
• 如何生成测试仪可直接使用的输出

……它仍然无法满足量产硅片的需求。DFT 不是一个增益层，而是“设计完成”与“硅片验证”之间的桥梁。

规范来源： DFT: The Crucial Gap in Open‑Source Chip Design