왜 EMI 문제는 보통 PCB 레이아웃 문제이고, 펌웨어 버그가 아니다

Source: Dev.to

EMI 실패의 오인

제품이 방사 전자파(EMI) 테스트에서 실패한다. 즉각적인 가정은 펌웨어가 과도한 잡음을 발생시킨다는 것이다. 엔지니어들은 시계 주파수를 조정하고, 스프레드 스펙트럼을 추가하거나, 기능을 비활성화하는 데 몇 주를 보내지만 EMI는 여전히 지속된다.

이 상황이 반복되는 이유는 실제 원인인 PCB 레이아웃이 검토되지 않기 때문이다. 펌웨어는 어떤 신호가 존재하는지를 제어하지만, 레이아웃은 그 신호가 방사되는지를 결정한다. 효과적인 디버깅을 위해서는 이 구분이 중요하다.

PCB 레이아웃이 EMI 문제를 일으키는 방식

트레이스는 의도치 않은 안테나

모든 PCB 트레이스는 잠재적인 안테나입니다. 트레이스 길이가 신호 고조파의 1/4 파장에 접근하면 복사 효율이 급격히 증가합니다. 5 cm 길이의 트레이스는 1.5 GHz에서 효과적인 안테나가 되며, 이는 일반적인 디지털 클럭의 고조파 범위 안에 들어갑니다. 트레이스 길이와 라우팅에 대한 레이아웃 결정이 바로 이 안테나 동작을 직접 제어합니다.

반환 전류 경로 방해

고주파 반환 전류는 인덕턴스가 가장 작은 경로를 따라 이동하며, 신호 트레이스 바로 아래의 인접 레퍼런스 플레인 위를 직접 흐릅니다. 이러한 플레인에 분할, 빈 공간, 혹은 간극이 생기면 반환 전류가 우회하게 되고, 둘러싸인 면적에 비례하는 루프 안테나가 형성되어 신호 주파수에서 에너지를 방사합니다.

부적절한 디커플링 배치

IC 전원 핀에서 멀리 떨어진 위치에 배치된 디커플링 커패시터는 커패시터와 디바이스 사이에 인덕티브 루프를 만들게 됩니다. 이러한 루프는 커패시터가 로컬 전하를 공급해야 하는 주파수대에서 방사합니다. 몇 메가헤르츠 이상에서는 커패시터 값보다 레이아웃 거리 자체가 효과를 결정합니다.

펌웨어 변경이 EMI를 해결하는 것처럼 보이는 이유

인과관계 없는 상관관계

클럭 속도를 낮추면 고조파 성분이 감소하여 방출이 제한선 이하로 내려갈 수 있습니다. 이는 근본적인 레이아웃 문제를 해결하는 것이 아니라 단순히 주파수를 이동시키는 것입니다. 방사 구조가 그대로이기 때문에 더 빠른 클럭 버전은 다시 실패하게 됩니다.

스프레드 스펙트럼이 증상을 가리다

스프레드 스펙트럼 변조를 활성화하면 에너지가 더 넓은 대역폭에 걸쳐 분산되어 단일 주파수에서의 피크 진폭이 감소합니다. EMI 테스트 한계는 피크를 측정하므로, 이 기법은 전체 방사 에너지는 변하지 않은 채로 규격 테스트를 통과할 수 있습니다. 레이아웃 안테나는 여전히 방사합니다.

주변 장치 비활성화가 자극을 제거한다

USB, 이더넷, 디스플레이 인터페이스 등을 끄면 레이아웃 안테나를 자극하는 신호가 사라집니다. 이는 펌웨어가 신호 존재를 제어할 뿐 방사 효율을 개선하는 것이 아님을 증명합니다. 제품에서 필요하듯이 이러한 기능을 다시 활성화하면 방출이 즉시 다시 발생합니다.

EMI 실패의 실제 레이아웃 원인

클록 배분 라우팅 오류

클록 신호는 기본 주파수와 고조파 주파수에서 에너지를 가지고 있습니다. 레이어 전환부, 보드 가장자리 근처, 혹은 인접한 기준 평면 없이 클록을 라우팅하면 효율적인 방사체가 됩니다. 평면 간격 위를 지나가는 단일 클록 트레이스만으로도 전체 방출 스펙트럼을 지배할 수 있습니다.

커넥터 및 케이블 인터페이스 접지

PCB에 연결된 케이블은 공통 모드 노이즈에 의해 구동되는 안테나 역할을 합니다. 커넥터 주변에 충분한 접지 스티칭이 없으면 고주파 전류가 케이블 실드에 결합됩니다. 이 레이아웃 결함은 보드 자체가 아니라 케이블에서 방출이 발생하는 것처럼 보이게 합니다.

전원 평면 공진

평행한 전원 평면과 접지 평면은 평면 크기에 따라 결정되는 주파수에서 공동 공진기(공진 공동)를 형성합니다. 평면의 크기와 형태에 대한 레이아웃 선택이 이러한 공진 주파수를 설정합니다. 공진 주파수에 가깝거나 그에 해당하는 신호는 평면 가장자리와 효율적으로 결합되어 방사됩니다.

레이아웃 우선 EMI 방지를 위한 엔지니어링 권장 사항

연속적인 기준면 유지

고속 신호는 모두 끊기지 않은 기준면 위로 라우팅하십시오. 레이어 전환이 필요할 경우, 신호 비아 바로 옆에 스티칭 비아를 배치하여 반환 전류 연속성을 확보합니다. EMI 문제가 발생한 후가 아니라 레이아웃 검토 단계에서 반환 경로의 무결성을 확인하십시오.

중요한 네트에서 트레이스 길이 제어

신호 상승 시간과 목표 주파수 제한을 기준으로 허용 가능한 최대 트레이스 길이를 계산합니다. 클록 트레이스는 물리적으로 가능한 한 짧게 유지하십시오. 차동 페어의 길이 매칭은 불필요한 추가 길이를 초래하지 않아야 합니다.

커넥터 영역 레이아웃 우선순위 지정

신호가 케이블로 전환되는 영역에 레이아웃 주의를 집중하십시오. 커넥터 풋프린트 주변에 그라운드 스티칭 비아 펜스를 구현합니다. 커넥터 핀에 가능한 한 가깝게 배치된 섀시 그라운드와 연결된 커패시터를 사용해 인터페이스에서 공통 모드 노이즈를 필터링합니다.

결론

EMI 문제는 펌웨어 동작보다는 주로 PCB 레이아웃 결정에 기인합니다. 펌웨어는 신호 내용을 결정하지만, 레이아웃은 그 신호가 효율적으로 방사되는지를 제어합니다. 레이아웃 중에 이루어지는 트레이스, 플레인, 부품 배치 선택이 방출 실패의 원인이 되는 안테나 구조를 만들거나 방지합니다.

효과적인 EMI 디버깅은 펌웨어 수정이 아니라 레이아웃 분석부터 시작합니다. 소프트웨어를 조정하기 전에 반환 전류 경로, 기준 플레인에 대한 트레이스 라우팅, 커넥터 접지를 검토하십시오. 물리적인 방사 구조를 해결하면 펌웨어 우회책으로 증상을 가리는 것이 아니라 EMI를 근원에서 제거할 수 있습니다.